A novel chip-on-wafer platform for next-generation AI hardware

Дата публикации: 12-08-2026 16:20:04

A new semiconductor integration platform developed at the Institute of Science Tokyo combines advanced chip packaging with high-density interconnects and improved thermal management. This combination of three complementary technologies helps overcome the key challenges in building high-performance artificial intelligence (AI) hardware.

Основное содержимое страницы с новостью.

Схожие новости

#	Наименование новости	Тональность	Информативность	Дата публикации
1	'Oxygen tunnel' structure could solve 3D memory reliability problem to boost AI chip performance	0	9.49	19-08-2026
2	AI Chip Packaging Constraints Create an Opening for Intel’s EMIB Technology	0	7.78	06-05-2026
3	Most Read – AI chip startup, TSMC 1.4nm fab, HP buying CXMT DRAM	0	7.86	07-08-2026
4	Японские ученые представили 3D-архитектуру для энергоэффективных AI-чипов высокой точности	0	0	15-06-2020
5	Podcast: New microchips could supercharge AI	0	12.74	27-07-2026
6	BBCube: новая технология «чип на пластине» для интеграции чипов искусственного интеллекта следующего поколения	0	6.76	13-08-2026
7	AI prevents unstable material designs, cutting costs for chip and cooling applications	0	6.8	26-08-2026
8	'Chameleon' chip adapts to changing data speeds, cutting prediction errors by up to 40-fold	0	8.62	07-08-2026
9	This new brain-like chip could slash AI energy use by 70%	0	13.12	23-04-2026
10	Enabling the AI Era: High-Density Interconnects for CPO and NPO	0	20	19-12-2025

Классификация: Пресс-релизы. Схожих патентов: 0. Схожих новостей: 10. Тональность: 0. Информативность: 14.86. Источник: phys.org.